AMD představuje technologii Torrenza
AMD hodlá zužitkovat možnosti sběrnice HyperTransport v praxi, konkrétně formou koprocesorů, zasazujících se do procesorových patic. Tato technologie dostala název Torrenza.
Kde jsou ty časy, kdy se FPU jednotka nacházela mimo CPU ve formě samostatného koprocesoru. AMD nyní oživí tuto koncepci a u nové generace serverových procesorů Opteron do Socketu F umožní do patic osazovat nejen procesory, ale i specializované čipy zvané "akcelerátory". Akcelerátory bude moci vyrábět kdokoliv, princip bude podobný, jako nyní u rozšiřujících karet pro PCI Express. Existují ale případy, kdy PCI Express nestačí, protože při komunikaci přes southbridge vznikají latence. Oproti tomu, koprocesory budou používat rychlou sběrnici HyperTransport a budou komunikovat přímo s procesory.
Randy Allen z AMD, kterého vyzpovídali redaktoři serveru TGDaily, upřesnil pojem "aplikace závislé na latencích" jako floating-point operace, práce s multimédii (audio/video) a zpracování XML. Instrukce budou koprocesorům předávány přes HT a stejnou cestou zpět budou putovat výsledky. Allen přiznává, že vyladit technologii tak, aby využití koprocesorů opravdu odlehčilo systému, bude potřebovat ještě velký kus práce. Akcelerátory však slibují výkon 10x až 20x vyšší, než kdyby se jejich úkolu zhostil procesor, nemluvě o tom, že dokáží pracovat úsporněji.
