Diskuze: Nové úniky - AMD Zen 6 a Intel Nova Lake s 288 MB cache?

Pjetro de

Level 39

26. 12. 2025 09:59 (Upraveno)

Komentáře tohoto uživatele máš zablokované.

hriesne nedokonaly clanok

Zen6 je nova mikroarchtektura aj implementacia, prinesie tolko zmien, ze na ne takmer nestacia prsty na rukach:

* N2(P) vyrobny process TSMC v 2026, mozno pre Zen6+/refresh N2X TSMC pre chiplety

* N4 vyrobny process TSMC pre IO chiplet

* novy IO chiplet s novym DDR5 radicom (t.j. NIE JE to len die shrink chipletov na Zen4/Zen5)

* AVX512_FP16 pre plnu kompatibilitu z c0c0tinou s nazvyom intel AVX10, ktora bola vymyslena a vyskladana z neskutocneho bordelu parcialnych instrukcnych sad AVX512 presne a na mieru intelom tak, aby to AMD nepodporovalo, ale AMD s intelom VYCHCALO

* 6× INT parcial scheduler namiesto 2-3 univerzajsich v Zen4/5

* 12C chiplet miesto 8C chipletu od cias Zen2 (v Zen1 bol iba 4C+4C=8C Zeppelin modul ale obsahoval dva CCX bloky po styroch jadrach, kde L3 bola spolocna iba pre CCX blok so 4 jadrami a nie pre cely Zeppelin modul - ale to je davna historia)

* L3 cache rozpocitana na jadro v chiplete ostava rovnaka (!), t.j. tak ako sa zvysil pocet jadier o 50%, zvysi sa aj L3 cache priamo v chiplete z 32 MiB na 48 MiB

* L3 3D cache detto navysena o 50% z 64 MiB na 96 MiB ... na chiplete s 3D L3 cache mame potom miesto 32+64=96 MiB total L3 az 48+96=144 MiB L3 cache, co je divme sa svete tiez o 50% viac

* vypelsena architekrutra a latencia L3

* priame spojenie Si-Si a vynechanie rozhrania SERDES

Zdeněk Slováček Féla

Level 17

25. 12. 2025 18:24

Komentáře tohoto uživatele máš zablokované.

ted bude omezeny prodej.nebudou grafiky a ramky.takze to moc nedopadne

Semik

Level 48

24. 12. 2025 23:44

Komentáře tohoto uživatele máš zablokované.

Ach jo, chcel by som nan upgradovať zo Zen4 a jediná nevýhoda Zen6 je zrejmý fakt, že tam príde ešte väčšia bomba Zen7 😂 Len už asi nevydržím tak dlho čakať 🙃