Jaký bude nástupce Pentia 4 (Prescott)? | Kapitola 3
Letošní rok ve světě procesorů přinese mnoho, ale nejvíce překvapení nás čeká na konci roku (milých i nemilých). Kromě toho, že AMD možná už konečně uvede Athlon 64, tak Intel horečně připravuje následníka Northwoodu - Prescotta. V procesorovém světě to bude malá revoluce, protože nejenom se zvýší frekvenční možnosti procesoru, ale také Intel dosavadní architekturu NetBurst od základu "překopal" ...
O čem se zatím spekuluje...
Velice zajímavé informace (nebo spíše domněnky) o Prescottu přinesl Hans de Vries ze stránky Chip Architect.
Schéma současného Northwoodu. V horní části jsou čtyři bloky L2 cache po 128 kByte (celkem tedy 512 kByte), zelenou jsou označeny ALU jednotky, modrou barvou FPU jednotka a konečně červenou Trace cache - ta uchovává 12 tisíc OPs a její velikost se dá odhadovat na 50 až 100 kByte.
První dostupná fotka čipu Prescott (oproti Northwoodu výše otočené o 180 stupňů). Zatímco u Northwoodu si Intel s designem hlavu nedělal a jednoduše přidal větší cache, u Prescottu je tomu zcela jinak. Větší cache je zde také, ale hlavně - došlo k přeskupení jednotek. Northwood (a částečně i Willamette) trpěl lokálním přehříváním a jeho životnost asi nebude nijak zázračná, protože po přetaktování už několik kusů umřelo.
Změny v FPU
První věc, které si lze všimnou, je zcela přeskupená FPU jednotka. Intel se k tomuto již vyjádřil na oficiálním slidu...
... na Intel Developer Forum Spring 2003, takže to není až tak překvapení. Reorganizace uvnitř FPU jednotky má zajistit menší koncentrace tepla a tudíž i možnost dosažení vyšších frekvencí.
Mimo předělání FPU jednotky je z obrázku výše zřetelná ještě jedna věc - v rámci přeskupení jednotek uvnitř čipu došlo k posunu ze středu až zcela na kraj.
ALU jednotky - že by 2x tolik?
V ALU jednotkách má dojít k zrychlení násobení. Je zde ovšem ještě jedna zajímavá věc.
Fotka ALU jednotky u Willamette. Dva bloky vlevo jsou 8 kByte L1 datová cache.
To samé u Northwoodu - žádná změna.
A nyní Prescott. L1 cache se zvětšila na 16 kByte, zajímavé je ovšem také to napravo. Něco tu evidentně přebývá nebo lépe řečeno se zdá, že tu je vše dvakrát. Znamená to snad, že Prescott bude mít všechny ALU jednotky zdvojené? Takový zásah do architektury by znamenal rapidní nárůst výkonu. Je to ovšem docela pravděpodobné, protože to s největší pravděpodobností byly právě ALU jednotky, co zabránilo efektivnímu nasazení technologie Hyper-Threading u Northwoodu. Když by čip měl dvojnásobné množství ALU jednotek, Hyper-Threading by ve spoustě případů začal vykazovat významné nárůsty výkonu. A že Intel Hyper-Threading vylepší, o tom už víme.
Větší Trace cache?
Hans při srovnávání fotky Prescottu a Northwoodu narazil na ještě jednu zajímavou věc - je dost dobře možné, že čip bude mít zvětšenou a rychlejší Trace cache. Ta uchovává na microOPs dekódované instrukce. Tyto microOPs se pak používají jako vnitřní instrukce jednotkám.
Je známé, že čipy Willamette a Northwood mají Trace cache schopnou zapamatovat si 12 tisíc microOPs. Tato Trace cache je schopná za jeden cyklus vypustit do výpočetní části až tři microOPs. 12 tisíc děleno třemi dává 4096 řádek po třech OPs, každý cyklus je možné přečíst jednu řádku.
Porovnáním velikostí L2 cache (u které velikost známe) a Trace cache došel Hans k závěru, že Trace cache je v Prescottu poměrově větší. Nahlédnutím do dokumentu ohledně CPUID Instrukce je možné zjistit příslušné výstupní hodnoty CPUID instrukce ohledně cache:
Výstupní hodnota 70 (v hexa) znamená 12 tisíc microOPs. Tuto hodnotu mají jako výstup čipy Willamette a Northwood. Pakliže ale uvažujeme větší Trace cache (ale ne zase až tak moc), je jedinou možností 16 tisíc microOPs. Prescott tak patrně bude mít Trace cache o něco větší.
Nyní ovšem další úvaha. Při 12 tisících OPs máme 4096 řádek po 3 OPs. Jestliže bude cache pro 16 tisíc OPs, nemůžeme mít 5461,3 řádek (16384 / 3). Jednak protože to není celé číslo a zároveň protože to není mocnina dvou, takže by se s takovou hodnotou špatně pracovalo. Logicky závěr je tedy takový, že 16384 / 4096 = 4. Toto lze provést. Při větší Trace cache a zachování počtu řádek dostáváme čtyři OPs na řádek, tj. maximálně čtyři OPs vyslané za cyklus. Takové zlepšení by ale opět mělo nezanedbatelné pozitivní důsledky pro výkon! A tato úvaha je i poměrně rozumná - o pár řádek výše jsem psal o možném zdvojení ALU jednotek. Víc ALU jednotek při stejném maximálním počtu instrukcí za cyklus by bylo vcelku k ničemu, tak proč jednoduše Trace cache neurychlit?
Závěr
Po shlédnutí prvních informací o Prescottu je mi jasná jedna věc - Northwood byl proti němu jen "ušmudlaný kus křemíku" s uspěchanou architekturou. Že Intel uvedl Hyper-Threading již v Northwoodu a že brzy uvede Northwood s 800 MHz FSB, to je drobnost proti tomu, co přinese Prescott. Ten nejen že bude mít všechno tohle, ale zároveň to bude čip s nízkou spotřebou a výrazně vyšším výkonem na stejné frekvenci.
Mám pocit, že kdo si letos koupí za těžké peníze 3 GHz Northwood, bude po spatření výsledků Prescottu hodně litovat.
Zdroje: Chip Architect, Intel
