@Petr Koc
@petrobi: No až na to, že ono je to spíš smutný než vtipný. Co tak pozoruju tak veškerý diskuze na tomto i podobných webech jsou spíše o nadávání než o informacích. Ono totiž vůbec nejde o nějaký PU nebo PD, ale o to, že ve skutečnosti nikoho nezajímá jak věci fungují a nedokáží si přiznat, že něčemu nerozumí. Možná tohle je to, čemu se říká postfaktická doba.
@Petr Koc
@Petr Koc: Dobře, omlouvám se, ta předchozí zpráva byla zbytečně moc útočná.
Zkuste mi tedy nějakým způsobem vyvrátit moji úvahu. Pokud mám na signálu jeden PU a přidám tam druhý PU. Tím pádem vznikne paralelní spojení dvou rezistorů, na tom se myslím shodneme (na jednom konci R je společná VCC a na druhém konci společný signál (třeba LPC_AD1)). Pokud se nepletu tak při paralelním spojení dvou rezistorů je výsledný odpor vždy menší, než je nejmenší hodnota jednoho z těch dvou odporů: R=(R1xR2)/(R1+R2) (Příklad: R1=10kohm, R2= 5kohm R=(10*5)/(10+5)=3,333kohm). Jak je tedy možné, že se přidáním PU rezistoru sníží protékající proud, když výsledná hodnota odporu je menší než původní?
Můžete si celé zapojení představit tak, že k R1 na obrázku v odkazu připojíte další PU třeba R3 (R2 už je tam použitý jinde).
@zima2
@petrobi: Diky za odpovedi. Tech duvodu proc to na jinych (spis bych rekl nekterych) deskach neni je hned nekolik. Muze to byt treba to, ze tento typ routingu neni jediny reseni problemu. Dalsi z moznych reseni je pouziti jinyho materialu, nebo natoceni motivu na panelu plosneho spoje. Dalsim duvodem je to, ze zalezi na rychlosti signalu a delce spoje na desce. No a nebo se na to vyrobce proste vykasle, coz ale urcite nebude pripad SuperMicro. Se zaoblenyma drahama souhlas, u rychlych signalu je to vzdy lepsi, nez klasicky. V praxi se to vsak pouziva vetsinou jen u analogovych vf signalu, coz je zase uplne jina liga.
@hrdino
Mam namysli, presne to co popisuje kolega nademnou. Standardni routing je kolmy/rovnobezny k hranam desky a zataci pod uhlem 45 stupnu. To na tehle desce neni. Na obrazcich v clanku je to videt prave pod M2 nebo kolem PLX. Spoje/signaly bud stejne dlouhe byt maji nebo nemaji, to je jina problematika a vysvetleni presahuje ramec tehle diskuze. Samozrejme i s tim cik-cak routingem je to slozitejsi. Chtel jsem jen rychle vysvetlit z jakeho je to tam duvodu.
@partizann
Vnitřní PU může selhat tak, že buď přestane vést (jeho odpor se zvýší) tím pádem proud potřebný k přetažení PU se sníží. Přidáním externího se to vrátí do normálu. Pokud se z vnitřního PU stane zkrat (nebo se odpor zmenší), tak žádný externí PU nepomůže. (externí PU je zapojený vlastně paralelně, tím pádem se R opět sníží - pokud se nepletu teda, což je klidně možný)
Ale obecně máš samozřejmě pravdu na velikosti PU záleží kolik energie je potřeba na přetažení signálu do opačného stavu, ale nijak velikost proudu neomezuje (v podstatě to jen znamená jak rychlé budou hrany: velký odpor - hrana pomalá, dlouho trvá než změní stav, malý odpor - rychlá hrana, stav se změní rychle). Ta věta prostě tak, jak je napsaná nedává smysl.
@partizann
Ještě teda jedno doplnění na vysvětlenou. Protože je signál mezi driverem a receiverem v podstatě zkrat (žádné další součástky po cestě nejsou), znamená to, že driver vždy dodává svůj maximální proud bez ohledu na to jak velký PU tam je. Tento max. proud se jen rozdělí.
Myslím, že nejsme ve sporu v tom jak funguje PU/PD, jen v závěrech - jestli omezuje proud nebo ne. A v těchto příspěvcích se snažím dokázat, že neomezuje. Ale můžu se plést...
@Petr Koc
Ach jo pane, můžu se zeptat co máte vystudováno a jakou máte zkušenost s vývojem elektroniky? Nemusíte sem dávat odkazy na zahraniční stránky s PU.
Myslím, že princip PU jsem dostatečně vysvětlil v předchozích příspěvcích. Další informace najdete v učebnici elektroniky pro střední školy. Najděte si kapitolu, která vysvětluje zapojení driveru a to jako vysílače tak i přijímače a pak to třeba bude jasné.
(btw. z obrázku v odkazu je patrné, že po stisknutí tlačítka dojde ke zkratu do GND bez ohledu na to jestli tam R1 je nebo není, to co zabraňuje tvrdému zkratu do GND je R2)
Nezlobte se na mě, ale tenhle článek je pěná fušeřina. Autor je zřejmě amatér jako novinář i jako opravář/servisní technik. Je tam tolik zbytečného textu,že některé odstavce a věty nedávají smysl. Rozmazané obrázky v textu taky nechápu. Je evidentní neznalost odborné a obecně užívané terminologie. Věta: "Voltmetr nastavíme na „DC“ proud a rozpětí na 20 V." asi hovoří za vše.
Pokud jsou v textu takovéto zásadní chyby zpochybňuje to autorovu kvalifikaci a odbornost a člověk si říka jak asi musí ty jeho opravy vypadat a co dalšího při nich dělá špatně.
@petrobi
Jestli mas na mysli tzv. "cik-cak" routing, ano opravdu to vypada hnusne, tak to je schvalne. Dela se to kvuli tzv. fiber weave efektu. Problem je v tom, ze material pcb je vlastne tkanina a nehomogenni material, takze signaly pod sebou nemaji konstatni dielektrikum. Tim se meni impedance spoju, coz je u techto hi-speed signalu problem (hlavne u diff paru). Nejvic se to projevuje u routingu pravouhleho a pod uhlem 45 stupnu. Resi se to prave tim "cik-cak" routingem pod uhlem 11 stupnu, nebo tak nejak. Jednoduse receno, vice o tom jde najit na netu.
Muzu se zeptat, mas nejake zkusenosti s navrhem DPS? Na jakych projektech delas a v jakym softu?
@zima2
@petrobi: Diky za odpovedi. Tech duvodu proc to na jinych (spis bych rekl nekterych) deskach neni je hned nekolik. Muze to byt treba to, ze tento typ routingu neni jediny reseni problemu. Dalsi z moznych reseni je pouziti jinyho materialu, nebo natoceni motivu na panelu plosneho spoje. Dalsim duvodem je to, ze zalezi na rychlosti signalu a delce spoje na desce. No a nebo se na to vyrobce proste vykasle, coz ale urcite nebude pripad SuperMicro. Se zaoblenyma drahama souhlas, u rychlych signalu je to vzdy lepsi, nez klasicky. V praxi se to vsak pouziva vetsinou jen u analogovych vf signalu, coz je zase uplne jina liga.
"Nicméně přítomnost dodatečných pull-up odporů indikuje, že Intel v návrhu zapomněl na omezení velikosti proudu..."
Tohle je nesmysl, PU nemá na omezení velikosti proudu vliv. Používají se k nastavení signálu do požadovaného výchozího stavu (log 0 - PD, log 1 - PU).
S LPC se do budoucna nepočítá, pokud je mi známo. Má jej nahradit SPI.
Žádný výrobce už nové desky s Bay Trail ani Apollo Lake pravděpodbně vyvíjet nebude, ale pokud nové steppingy nebudou, tak to problém stále je. Obzvláště v embedded segmentu kde výrobci mívají nasmlouvanou dostupnost produktů na roky dopředu.
Stejně by mě zajímalo jak to ty firmy dělaj, páč jsem měl za to, že na CPU nejde nastavit úrověn jednotlivých busů, v tomto případě LPC. CPU by mělo umět jen jednu úroveň pro LPC a to 1.8V, na 3.3V to převádí až externí level shifter. No, možná v tom je právě problém.