Jako odboj proti Západu. RISC-V je černým koněm technologické soutěže | Kapitola 3

RISC-V je zajímavý nejenom svou otevřeností, ale také tím, že ve vlastním návrhu můžete používat jenom ty části instrukčního setu, který opravdu potřebujete. U obecných procesorů platí, že to, co umí, definuje jejich výrobce – a ten typicky instrukce pouze přidává, takže u x86 architektury máme nějakých přibližně 1500 instrukcí, u ARM potom asi 500 instrukcí – ale u RISC-V je v minimu pouze 40 základních instrukcí, což znamená, že velmi, velmi šetříte řídící logikou a můžete dělat mnohem menší, jednodušší a levnější procesory.

„Základní“ instrukce znamenají, že patří do jedné z definovaných „bází“: RV32I, RV32E, RV64I anebo RV128I. Ty, celkem intuitivně, udávají šířku adresové sběrnice, I (integer) znamená podporu pouze celočíselné matematiky, RV32E (embedded) je zaměřena na kompaktní mikrokontroléry. Paměťová sběrnice o 32 bitech není nijak široká, ale stále by to mělo stačit pro mikrokontroléry a pro malé aplikace, se kterými se třeba setkáváme u hraček anebo u Arduina.

Tento minimální set instrukcí, který by měl stačit pro spouštění programů a základní celočíselnou matematiku, pak může být rozšiřován pomocí rozšiřujících instrukčních setů (extensions), které jsou definovány jako A-Z a podle potřeby přidávají procesoru pokročilé funkce. Každý procesor má schopnost oznámit kódu, jaké instrukce podporuje, ale i v případě, že použijete dané implementaci neznámou instrukci, vyvoláte výjimku, která dovolí chybějící instrukce softwarově emulovat. To není ideální řešení z hlediska výkonu, ale v zásadě by to mělo zajistit, aby aplikace nepadaly jenom proto, že se je pokoušíte spouštět na hardwaru, který je jednodušší, než program předpokládá. Jednotlivá rozšíření jsou buď otevřená, anebo uzavřená (frozen), to znamená, že pokud hardware podporuje takové rozšíření, můžete se spolehnout na to, že bude mít všechny instrukce z daného rozšíření.

Základní idea zní, že si konkrétní RISC-V procesor vytvoříte na míru tak, aby byl tak jednoduchý anebo tak složitý, jak sami potřebujete. Na jedné straně to jsou tedy jednoduché kontroléry, ale na druhé straně může jít o specializované procesory určené pro strojové učení, jako je Esperanto ET-SOC-1 (Supercomputer-on-a-Chip), který má 4 výkonná out-of-order jádra ET-Maxion. ta řídí činnost 1088 méně výkonných jader ET-Minion s vektorovými jednotkami, která jsou in-order. Celek má potom při strojovém učení výkon 100-200 TOPS při spotřebě pod 20 W.

Směr, kterým řada podobných designů RISC-V míří, je založený na představě, že procesor s velkým množstvím univerzálních jednotek může být praktičtější než procesor, který má velké množství jednoúčelových dedikovaných hardwarových akcelerátorů. Může ale obsahovat i specifické technologie, které jsou uzavřené – není tedy pravda, že všechny RISC-V procesory jsou otevřené, stále je možnost přizpůsobovat je aplikacím na míru, včetně těch, které jsou chráněné patenty anebo autorskými právy. 

Jde tedy o systém, který nabízí obrovskou flexibilitu a dá se snadno upravit do velmi speciálních podob, jako jsou kontroléry anebo senzory, kdy se základní jádro doplní speciálním hardwarem a instrukční extenzí, která tento specifický hardware dovolí řídit. Na jedné straně může být výsledný procesor malý a jednoduchý, ale také z toho můžete postavit superpočítač s tím, že pořád máte společnou základní architekturu a instrukční set. Kompletní dokumentaci k ISA (Instruction Set Architecture) RISC-V si můžete stáhnout zde.